verilog fifo异步fifo的实现

国外介绍的异步FIFO设计第一部分，看了这部分资料就不用看别的异步FIFO介绍了

Simulation and synthesis of asynchronous FIFO design

电子测量技术ELECTRoNIC第32卷第11期2009年11月MEASUREMENTTECHNOLOGY基于FPGA的异步FIFO缓存

生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世但是事实是生生世世事实上

异步FIFO是一种先进先出电路,可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点,以降低电路中亚稳态出现的概率为主要目的,提出了一种格雷码计数器的技术,通过仿真验证,有效地实现了异

介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上,提出利用Gray码计数器作为读写地址编码,有效地同步了异步信号,

国外介绍的异步FIFO设计第二部分，看了这部分资料就不用看别的异步FIFO介绍了

Synchronous FIFO - verilog (with test file)

详细的FIFOverilogalteraip核的使用代码，包括单时钟和双时钟

EDAPLD论文异步FIFO结构及FPGA设计摘要:首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真