基于锁相环快速跳频源的设计
用户评论
推荐下载
-
锁相环转速估计
使用锁相环进行转速的估计,并且对常见的三种转速估计方法进行了详细的介绍。
4 2020-07-25 -
锁相环PLL电路
锁相环(PLL)电路 通信电路设计 射频模块设计 无线通信
43 2019-01-01 -
PPL锁相环matlab
奈奎斯特型锁相环,压控振荡器,环路滤波器,鉴相器,DDS
43 2019-01-07 -
一种快速锁定锁相环技术
频率源是无线通信设备的核心,低相噪快速锁定目标频率是高性能无线通信设备非常重要的一门课题。数字对讲机要求频率源有较快的锁定速度,较短的锁定时间,以及较低的相位噪声。
26 2019-09-26 -
基于DSP的软件锁相环的实现
针对传统锁相环存在硬件电路复杂、易受外界环境干扰及锁相精度不高等问题,介绍了一种基于数字处理器TMS320F2812实现对电网电压软件锁相功能的设计方案,并给出了过零检测电路和部分软件设计流程图。
7 2020-10-28 -
基于dq变换的锁相环设计与仿真.pdf
针对一般锁相环在电网电压波动时存在锁相误差的问题,提出了一种基于 dq 变换的锁相环新方案,并对 锁相环参数进行了整定.对于电网电压频率变化、相位变化以及谐波注入的影响,利用 matlab 进行了仿真
3 2021-04-06 -
基于SystemC的数字锁相环源代码
包括dpll.cppdpll.hdpll_main.cppdriver.cppdriver.h,其中dpll.cpp、dpll.h定义和实现了DPLL的全部功能,driver.cpp、driver.h
16 2019-08-17 -
基于FPGA的全数字锁相环VerilogHDL
曾在网上搜过,只有两个版本,都不能用,于是就自己弄了一个 本人水平有限,有不对之处希望指正 foreveronly@vip.qq.com欢迎交流 仿真通过10K~100K方波,理论上应该更宽,但本人只
28 2019-02-19 -
可实现快速锁定的FPGA片内延时锁相环设计
微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络,随之而来的时钟延迟问题使得用户设计的性能大
7 2020-10-28 -
EDA PLD中的基于全数字锁相环的设计
本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行
13 2020-11-26
暂无评论