32位浮点加法器源代码

ALU的设计与仿真—4位BCD码加法器的设计 本次的设计内容是ALU的设计与仿真—4位BCD码加法器的设计。

一个简单的FPGA有符号八位加法器代码、测试文件和仿真结果

在电子学中,加法器是一种数位电路,其可进行数字的加法计算。加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器

4bit超前进位加法器（CLA）源代码，用组合逻辑实现

VHDL实例8位加法器与乘法器设计

16位补码并行加法器（含减法器）实验，项目和报告

8位加法器和减法器设计实习报告

刚开始学。。。。呵呵 quartus 2的achieve project打包

里面是用VHDL语言编写的8位加法器的代码

实验报告上的实验题，思考了好久，终于想出来了。和大家一起分享。