低噪声小数N分频频率合成器的设计和实现,曹艳平,,本文给出了一种用于多制式基带或中频信号处理使用的时钟产生器的设计和实现方法。它是基于FPGA和模拟电路混合实现锁相(PLL)结构��