论文研究基于3GALE截尾卷积码的译码算法性能分析 .pdf

源程序 只有源程序，

卷积码编码卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛

积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。即进行分组编码时，其本组中的n-k个校验元仅与本组的k个信息元有关，而与其它各组信息

用c语言实现（2，1，5）卷积码编码，viterbi译码算法

用verilog编写的卷积码的产生有详细的仿真图实现原理

15 号 (2,1，3) 卷积码的编译码

其中包括卷积码的编码器与译码器的设计方案，对学习卷积友有帮助。

卷积码213编译码课程设计

卷积码编码器的VerilogHDL设计，孔晓燕，刘丹谱，卷积码是一种性能优良的差错控制编码。如传输中产生差错的数目在码的纠错能力之内，可以对差错进行定位并自动加以纠正。本文在阐

卷积码译码器的论文，对毕业设计很有用，可以仿真的。