论文研究卷积码编码器的Verilog HDL设计 .pdf

卷积码viterbi解码算法matlab代码。hard decision和soft decision。对应的卷积码生成多项式为内附的encoder和encoder_QPSK(可根据自己的需要修改)

利用c语言实现对卷积码的编码和解码，对通用卷积码的快速实现

附件中的程序都是MATLAB程序，实现的QPSK映射后的卷积码程序编码过程，仅供参考

最佳译码或最大后验概率译码定量找出由收到发的后验概率困难。卷积码表示为（n，k，m），其中n为分组长度，k为分组中的信息码元数目，m为本信息段之前的相关信息段数目，显然一个码组的监督码元监督着m+1个

利用 SIMULINK 仿真模块对卷积码的编码及 Viterbi 译码的全过程进行了设计,然后将译码模块中的 Traceback depth 分别设置为 20,35,50并在一幅图中画出这三种方式下的

卷积码的通信系统仿真程序 误码率的分析，是实现差错控制的重要手段。

这是根据《通信系统工程》（第二版）（JohnG.Proakis著）所讲的卷积码的算法写的，实现了简单的k=1,n=2,L=3的卷积码的编码与viterbi解码，属于我自己的原创所以收去积分，但是本人不

Sinmulink 仿真卷积码的示意图和结果，可以学习卷积码的相关知识

用 VIP 算法实现卷积码的解码，以 (2.1.2) 卷积码为例进行说明

自己根据课本编写的一些简单卷积码的仿真代码，运行速度可能会比较慢，望高手给予指点与改进。