verilog.pdf
VerilogHDL是一种用于数字逻辑电路设计的硬件描述语言（逻辑电路设计的硬件描述语言（HradwareDescriptionLanguage)，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
用户评论
推荐下载
-
Verilog AMS Language Reference Manual.pdf
Verilog-AMS Language Reference Manual.pdf
8 2020-12-22 -
HDL Compiler for Verilog User Guide.pdf
Verilog HDL 编译器用户指南,Version E-2010.12-SP2, March 2011
25 2020-09-11 -
verilog_PLI_versus_SystemVerilog_DPI.pdf
verilog_PLI_versus_SystemVerilog_DPI.pdf
8 2020-10-16 -
Verilog HDL数字设计与综合.pdf
VerilogHDL数字设计与综合.pdf
25 2020-02-17 -
Verilog数字系统设计教程总结.pdf
Verilog数字系统设计教程-总结.
17 2020-02-17 -
可综合设计和VERILOG简介.pdf
第一次听到“可综合”这个词语的时候，非常困惑，因为我把它自动切换到“可编译”来理解，这样就衍生出一个“不可编译”，这不是一个低级错误吗，还需要讨论吗？右图展示了数字前端的开发流程，可综合的信息密码有：
25 2020-02-18 -
ieee system verilog standard18002017.pdf
systemverilogIEEE标准，IEEE官网下载，供查阅systemverilog相关语法规则
13 2020-06-02 -
Verilog加HDL入门教程.pdf
Verilog+HDL入门教程
12 2020-05-13 -
ZET中兴Verilog_Coding_Style.pdf
ZET中兴：VerilogCodingStylesForRTLSynthesis ZET中兴Verilog培训教程： （1）本培训课程的目标是让新员工了解在作设计中编写Verilog代码时应该使用
15 2020-05-17 -
cordic算法verilog实现复杂版.pdf
cordic 算法 verilog 实现复杂版 module cordic (clk,rst_n,ena,phase_in,sin_out,cos_out,eps; parameter DATA_WI
21 2020-12-15
暂无评论