RS_BCH的编码verilog

这是本人做的基于串行通信接口RS232的verilog实现，已在spartan3e上验证通过，供大家参考。

RS(204,188)译码器设计verilog仿真功能实现

本代码用于RS译码中的钱搜索模块 很有实用价值 用VERILOG代码实现

在数字通讯中，数据传输往往采用差错控制技术。在众多的纠错码中，线形分组码中的BCH码实现简单，抗干扰能力强，构造方便，编码原理较简单；同时它建立在严格的数学基础上，具有很强的纠错能力，是目前用的最为广

asic rtl设计 40节课,附送代码。

qep编码器描述，使用4倍频采样，用verilog编码，通过逻辑组合实现qep正交编码。

RFID CRC校验模块Verilog编码，自己编写的，希望大家喜欢

曼彻斯特码编码Verilog程序，原理上行得通，但是用到工程上需要做细微调整。

用Verilog实现卷积编码 module convolution(FSX_PCM,BCLKT,DT_PCM,m_Sequence,SW,Error_SEL, MUX_CLK,error_ind,fr

用verilog实现ASK的编码，可以清楚了解其中的原理。