qep正交编码verilog源码
qep编码器描述,使用4倍频采样,用verilog编码,通过逻辑组合实现qep正交编码。
用户评论
推荐下载
-
事件管理器正交编码脉冲单元结构及其接口
每个事件管理器模块都有一个正交编码脉冲(QEP)电路。如果QEP电路被使能,可以对CAPI/QEP1和CAPZ/QEP2(对于EVA)或CAP4/QEP3和CAPS/QEP4(对于EVB)引脚上的正交
9 2021-03-02 -
正交ASK DPSK调制格式的改进光学编码方法
正交ASK / DPSK调制格式的改进光学编码方法
4 2021-02-23 -
Verilog源码.zip
基于FPGA的数字图像处理基础源码,包括形态学变换,边缘检测,色度转换等等
17 2020-05-15 -
aes verilog源码
来自opencores,AESverilog源码,适合数字集成电路工程师理解学习AES原理。
37 2019-09-30 -
UART源码verilog
用verilog语言编写的异步串行通信接口的控制程序,用来控制422设备。
24 2019-03-17 -
cordic源码verilog
此代码已经由本人测试通过,工具为quartusII
32 2019-05-15 -
uart源码Verilog
使用verilog实现uart功能,可在FPGA或CPLD中实现UART模块,实现串口通信。
38 2018-12-09 -
uart源码verilog
支持uart协议RS232/422/485;verilog语言设计;支持任意比特率;滤除毛刺,时钟误差兼容理论值2.7%
20 2019-10-05 -
Verilog源码.rar
verilog开发代码例程,共有70M,常见的例程都有了
15 2020-07-19 -
Altera给的Verilog用户编码状态机
Altera 给的 Verilog 用户编码状态机
4 2021-01-16
暂无评论