基于FPGA的FIR滤波器设计

基于FPGA的FIR滤波器设计与实现，毕设之用，很实用

在altera CycloneII的EP2C8的FPGA下 基于IP核的FIR滤波器设计，该设计为低通滤波器，截止频率为50KHz

有限冲激响应(Finite Impulse Response,FIR)滤波器是数字信号处理系统中最基本的元件,它可以保证在任意幅频特性的同时具有严格的线性相频特性,同时其单位冲激响应是有限的,没有输入

有mfc界面 有参数 有滤波器的波形 有频谱波形 有输出波形

本人课程设计时候编写的代码，通俗易懂，有各种波形生成的文件，滤波效果良好，最终可以在实验箱上通过D/A模块在示波器上显示出来，亲手撰写，很不错得资源。

基于FPGA和DSPBuilder的FIR数字滤波器设计

是自己写的VHDL程序，从输入的采样信号到最后输出卷积和，不包括滤波系数的计算，该滤波器为64阶，可级联产生更高阶的。

FPGA实现FIR滤波器的VHDL程序，quartus开发，有仿真数据和波形，下载到电路板里实测通过

数字滤波器是一种用来过渡时间离散信号的数字系统,通过对抽样数据进行数学处理来达到频域滤波的目的.根据其单位冲激响应函数的时域特性可分为两类:无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波器.

用MATLAB编程实现FIR低通滤波器，采用窗函数的的审计理念。