鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器,申明:这个程序也是我下载的,不过同步时间按可以控制,而且有点小毛病,我就不改正了,方便大家自己学习
利用verilog开发的数字锁相环。主要用于学习理解PLL,适用于初学者
使用语言Verilog,用QuartusII实现数字锁相环电路!
摘要:本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环的设计方案。该设计方案中的系统采用比例积分控制与自
针对实际中锁相环设计复杂性,提出了采用MATLAB 仿真工具箱SIMULINK 对锁相环进行建模和仿真的方法, 优化设计方案。为验证、分析与锁相环跟踪锁定速率相关的因素,借助了 SIMULINK 软件
包括dpll.cppdpll.hdpll_main.cppdriver.cppdriver.h,其中dpll.cpp、dpll.h定义和实现了DPLL的全部功能,driver.cpp、driver.h
数字锁相环设计源程序, PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿
基于SRF的锁相环,用matlab编写的,欢迎来下载,运行良好
极为方便的锁相环参数设计软件,从ourdev整理收集
DSP,锁相环,研究与设计很适用的,DSP有可能是以后mcu的主流,大家好好学习!
