电子verilog写的红外解码模块可与niosII接口作为按键输入也可直接与其他verilog编写的FPGA模块连接.rar

Verilog实现的异步复位同步释放模块，复位信号高电平有效。

数模D/A转换模块的Verilog源程序，调试通过的.v文件，可导入，绑定管脚后仿真实现

An m-sequence verilog module

利用verilog编写系统时钟模块，调用dll的IP核，将输入50MHz的系统时钟信号分频或扩频成所需要的24MHz和100MHz信号，简单易行，亲测可用

基于VERILOG实现的VGA显示模块代码

buzzer_pwm.v是Verilog编程中用于音频输出的重要模块之一。它的设计目的是通过PWM技术来控制蜂鸣器的声音。PWM是一种广泛应用于数字电路中的技术，通过调整信号的占空比来实现精确的音频控

自动例化verilog模块的python脚本

systemverilog与verilog的区别，也讲了开发时的注意事项

对串行通信接口进行数据恢复的verilog代码，采用过采样技术将串行bit流数据还原成并行字节输出，在EP3系列FPGA上可达到200Mbps以上的速率

本人亲自用实验箱实现过，稍微看下代码再加以自己的理解即可在实验箱上做出来，非常清晰明了的思路，希望大家喜欢