系统全局时钟控制模块的verilog实现
利用verilog编写系统时钟模块，调用dll的IP核，将输入50MHz的系统时钟信号分频或扩频成所需要的24MHz和100MHz信号，简单易行，亲测可用
用户评论
推荐下载
-
全局时钟资源和时钟多路复用器BUFGMUX
在Spartan-3器件内部提供了全局时钟资源,其中包括专用时钟输入引脚、缓冲器和布线资源,其时钟分配树结构如图1所示。主要时钟连接路径为从专用时钟输入引脚的全局时钟,在驱动全局时钟缓冲器后经由全局布
22 2020-11-18 -
全局异常处理的实现
说明见：http://www.smartkernel.com
20 2020-05-13 -
全局模态框的实现
Implementation of global modal box
27 2019-06-26 -
基于CORDIC算法的平方根计算模块的Verilog实现
基于CORDIC算法的平方根计算模块的Verilog实现
22 2020-08-29 -
Verilog写的控制flash
一段NOR FLASH 控制器的Verilog源码
19 2018-12-08 -
dsp时钟与系统控制
很好的文档，全面介绍dsp的时钟控制，全面介绍dsp的时钟控制
20 2019-02-18 -
UDP的verilog实现
基于verilog语言的实现UDP和IP的简单协议，在开发板上调试通过
16 2020-05-14 -
dds的Verilog实现
软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言。
22 2020-04-26 -
sobel的verilog实现
sobel的verilog实现，已经在FPGA上验证，可用。。。程序优化过，可以跑比较高的频率。
20 2020-01-25 -
des的verilog实现
经过验证，目前此网上比较少，给初学者参考。有很好的实际意义
31 2019-09-12
暂无评论