Ta上传的资源 (0)

用verilog编写的一个数字时钟例程，可以实现24小时计数，还有闹钟报警、校时、校分等功能，程序简单易懂，亲测可行

用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时，注释比较清晰，容易看懂，还可以增加小时的计时功能

利用verilog编码实现输入4*4矩阵块数据的zigzag扫描1*16数据输出，压缩包包括verilog代码以及testbench仿真代码，简单易行，亲测可用。