Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx

摘 要: 分析了DDS中流水线结构及输入数据在其中移动的特点,提出了一种DDS流水线结构的改进方案,给出了实现的方法并作了仿真,分析了对DDS电路性能的改进方案。关键词: DDS流水线改进的流水线结构

浙江大学数字系统设计实验，欢迎下载，作为参考

32位的MIPS5级流水线的详细设计框图，部分端口已经命名，从而便于用verilog来设计。

Pipeline Technology FPGA

FPGA pipeline delay

介绍ARM的流水线、MMU、Cache。

详细讲解ADC原理流水线型逐次逼近型闪存型等

体系结构实验，仿真冒泡排序汇编代码的流水线执行

经典的个人总结从java基础到android基础

流 水 线 C P U 可以用XILINX运行 相关文档均在压缩包中