推荐下载
-
智力抢答器VHDL设计
这个设计主要是用VHDL语言编程,实现四路智力抢答器。 输入:总共有八个按键输入,其中开始键(start)、复位键(reset)、加分键(up)和减分键(dn)由主持人控制;另外还有四个选手的抢答按键
62 2018-12-09 -
PLC智力抢答器设计
本人自己设计的PLC设计
24 2018-12-09 -
8位智力抢答器
8位智力抢答器设计,数字电路课程设计,电路图很详细
28 2018-12-09 -
FPGA智力抢答器设计
抢答器具有锁存、定时、显示和报警功能。即当抢答开始后,选手抢答按动按钮,锁存器锁存相应的选手编码,同时用LED数码管把选手的编码显示出来,并且开始抢答时间的倒计时,同时用LED数码管把选手的所剩抢答时
35 2018-12-09 -
十五路抢答器设计
设计一个十五路抢答器主要包括抢答电路、控制电路、定时电路、显示部分抢答器同时供15名选手或15个代表队比赛。主持人可以通过控制开关控制系统的清零和抢答的开始。从而使该抢答器具有智能性。
47 2018-12-09 -
智力竞赛抢答器
Multisim数电多路智力竞赛抢答器,希望对大家有用
47 2018-12-09 -
六路抢答器
六路抢答器,很好的程序,设计合理键盘设计,扫描
63 2019-05-01 -
8位竞赛抢答器
8位竞赛抢答器
25 2019-05-01 -
verilog实现简易抢答器
verilog代码,很简单,仅供初学者参考!
27 2019-05-01 -
四路抢答器代码
四路抢答器,verilogHDL代码上电后蜂鸣器响一声后开始倒计时:SW2:复位按SW3/SW4/SW5开始抢答,抢答后数码管显示抢答结果,倒计时停止。在40秒内若无任何键按下,蜂鸣器长响,结束,LE
20 2019-05-01
用户评论