用VHDL实现的4位和8位全加器以及8位寄存器
用VHDL实现的4位和8位全加器以及8位寄存器 这是源文件，直接用就可以
文件列表
用VHDL实现的4位和8位全加器以及8位寄存器
(预估有个245文件)
adder8.vhd.bak
572B
adder8.cmp.cdb
4KB
adder8.cmp.bpm
554B
adder8.map.bpm
550B
reg8.bsf
3KB
reg8.cmp_bb.cdb
5KB
reg8.map_bb.cdb
3KB
reg8.sgdiff.cdb
2KB
reg8.(0).cnf.cdb
2KB
reg8.rtlv_sg.cdb
2KB
用户评论