32位超前进位加法器(Verilog HDL),由8个四位超前进位生成。
add32.rar
(预估有个18文件)
add32
add32.v
675B
vsim.wlf
32KB
add32_tp.v
601B
work
add32
verilog.asm
8KB
_primary.vhd
361B
_primary.dat
1KB
add4
verilog.asm
7KB
_primary.vhd
356B
_primary.dat
1KB
add32_tp
verilog.asm
7KB
_primary.vhd
137B
_primary.dat
893B
_info
564B
add32.mpf
21KB
add32.cr.mti
585B
add4.v
767B
add32.v
675B
add4.v
767B
用户评论