推荐下载
-
VHDL语言编写红绿灯代码
VHDL语言编写红绿灯代码
11 2021-03-24 -
利用VHDL语言编写的数字时钟
利用VHDL语言编写的数字时钟，具有60进制以及24进制计数器，并可自动清零
25 2018-12-29 -
硬件描述语言实验四位全加器
这是硬件描述语言全加器的实验报告赢了结构化描述方式，已在电脑上验证过，可放心使用。
28 2020-04-16 -
二进制全加器的VHDL代码编程
用于EDA课程的二进制全加器编程，用的是VHDL语言
26 2019-07-17 -
vhdl实现的8位全加器循环不循环
vhdl实现的8位全加器（循环/不循环）vhdl做的一个小玩意
28 2019-07-31 -
基于VHDL和quartusII的全加器的设计.rar
该资源是基于VHDL语言在Quartus平台上实现全加器的设计 采用顶层和底层的设计 底层的半加器用VHDL或者原理图来实现
9 2020-07-17 -
4位全加器的VHDL设计及MAXPLUS仿真
用结构化描述风格设计的4位全加器，采用的是串行进位法。
17 2019-01-15 -
四位全加器的VHDL与VerilogHDL实现
四位全加器的VHDL与VerilogHDL实现
37 2018-12-28 -
vhdl数字钟eda
用vhdl设计数字钟，已经实验通过，纯属于个人爱好而上传
31 2019-02-18 -
eda vhdl时钟定时闹钟
edavhdl时钟定时闹钟可定义两个闹钟，利用蜂鸣器响铃
21 2019-06-04
用户评论