全加器VHDL语言编写(eda实验)

liruishen22 23 0 VHD 2020-05-14 20:05:23

使用VHDL语句，先使用一个半加器，然后再完成一个全家器

推荐下载

1、设计一个能显示1/10秒、秒、分、时的12小时数字钟。2、熟练掌握各种计数器的使用。3、能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。4、能用低位的进位输出构成高位的计数脉冲。

使用逻辑语言设计的数字时钟,可以调整时间功能,可以有一个小时的时间切换

EDA频率计vhdlEDA频率计vhdlEDA频率计vhdlEDA频率计vhdl

利用VHDL语言编写的数字时钟,具有60进制以及24进制计数器,并可自动清零

从opencore下载的vhdl编写的can总线控制器,可以编译,可以仿真。

用七位二进制代码控制共阴或共阳的数字显示器

这是硬件描述语言全加器的实验报告赢了结构化描述方式,已在电脑上验证过,可放心使用。

用结构化描述风格设计的4位全加器,采用的是串行进位法。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2020-05-14 20:05:23

只有一个半加器！！

卡了网匿名网友 2020-05-14 20:05:23