基于FPGA的去直流代码,采用verilog语言编写,代码清晰明朗,以IP方式调用。根据均值收敛性特点进行去直流,采用AXI4接口进行数据传送。