Verilog转VHDL破解