用 Verilog HDL 写的 SDRAM core 源程序(已通过测试)
用VerilogHDL写的SDRAMcore源程序（已通过测试）
SDRAMcoresourceprogramwritteninVerilogHDL(tested)
用户评论
推荐下载
-
Verilog HDL行为建模
在3.3.3节中,我们已经对行为描述方式有个概念,这里对行为建模进一步的描述,并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模,一般是指用过程赋
11 2020-12-13 -
verilog HDL语言课件
清华大学课件；通俗易懂；讲解详细。是学习可编程逻辑语言的完美教程哦
21 2019-09-26 -
Verilog_HDL教程
一本不错的verilog语言学习的书，很全，很系统，也很容易理解。第一章：介绍VerilogHDL语言的发展历史和它的主要能力。第二章：提供HDL语言的速成指南。第三章：介绍VerilogHDL的基本
48 2019-09-26 -
Freescale Verilog HDL Coding
FreescaleVerilogHDLCoding
18 2019-09-23 -
Verilog HDL SPI module
以VerilogHDL撰寫的SPI模組,data為32-bit,測試過可用
26 2019-09-27 -
verilog HDL大量实例
王金明verilogHDL课本中的实例可实现并包括大量的测试文件
22 2020-03-21 -
Motorola Verilog HDL Coding
MotorolaVerilogHDLCoding
23 2019-09-10 -
Verilog HDL数字设计
经典详细的HDL使用教程
15 2020-08-22 -
Verilog HDL.rar
24 进制计数电路,数字显示在数码管上,有手动和自动两种模式,在自动 模式下每隔 1 秒从 00 显示到 23 然后循环,在手动模式下,每按一次按键计数值加 1。每次 从 23 跳到 00 时,数字管
17 2020-08-30 -
Design Through Verilog HDL
verilog 数字电路设计国外经典书籍，适合IC设计工程师学习提高
49 2019-03-18
暂无评论