基于Petri网的数字系统的建模及其硬件实现方法已经得到了广泛的研究，然而现有的方法主要适用于同步电路，由此提出了一种基于Petri网的数字系统建模和VHDL实现的新方法。首先定义了一种广义同步自控网系统，解决了数字系统的Petri网建模问题。基于一种带优先级的多输入多时钟D触发器，设计了对应的软IP核，进而探讨了广义同步自控网系统模型到VHDL代码的具体转换方法。设计的CAD工具支持数字系统的建模、功能分析与代码转换功能。通过设计示例表明了所述方法和相关工具的有效性。