基于APB的UART IP核设计与UVM验证 副本.pdf

本USB IP核在设计时,充分考虑到可重用性,其USB端点可进行相应的配置和扩展。同时针对目前SoC中常用的WishBone总线和AMBA ASB总线结构设计了总线适配器,在综合前进行相关的宏定义就可

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用

基于SOPC的视频编解码IP核的设计

基于NiosII软核的SOPC（SystemOnProgrammableChip）是Altera公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP模块以及锁相环（PLL）的系统设

一种采用可编程逻辑器件实现UART的方法，用VHDL实现。

串行通信IP核用于FPGA--FileName:Baud_rate_generator.vhd--Function:Baudrategeneratorforuartcommunication--Sys

IP6536规格书，英集芯IP6536方案设计资料，2.4A-3A内置双路智能识别集成芯片，效率高达92.4%方案设计整套资料

介绍了基于Avalon总线的静态图像压缩标准JPEG基本模式解码器软IP核的设计和实现。IP核采用流水线和模块化的设计方法,分别设计各个模块完成其独立的功能,然后将这些模块组成一个顶层模块,采用Ava

本文提出的一种实现算术编码的集成电路IP核,经过仿真和FPGA验证,能够符合JPEG2000标准,仿真结果表明,在相同的条件下,该IP核编码所需时间仅约为软件编码所需时间的40%,从而大大提高了算术编

应用MicroBlaze软核作为CPU的硬件平台,在此平台上设计了基于AXI总线的通用实时时钟IP核。给出了创建IP核的过程和导入IP核的方法。介绍了实时时钟的IP核结构,给出了IP核的结构框图。介绍