推荐下载
-
eda_分频器的程序
自己改改里边两个数据,就可以做出任意分频的实体了
25 2019-07-05 -
基于verilog的时钟分频器
基于verilog的任意时钟分频器,包括ucf管脚约束文件和时钟约束文件,只需要在FPGA上输入分频系数,就可以在示波器上获得相应分频后的波形
31 2019-05-31 -
fpga的奇数分频器
使用fpga制作的奇数的占空比为50%的分频器
14 2020-08-21 -
分频器的verilog HDL描述
本文介绍了分频器的verilog HDL描述
11 2020-08-29 -
供测量用的分频器
测试测量技术供测量用的分频器[pic] 笨电路可由幅度为几伏的1MHz标准信号进行驱动,E1至U5均是7490型进制计数器/分频器,可提供100000:1的分频比,如需要,可以在各级之间进行10的连除
2 2023-01-02 -
verilog偶数分频器
verilog编写的偶数分频器,占空比为50%,系本人初学FPGA实践
18 2019-03-02 -
verilog奇数分频器
内含verilog语言编写的奇数分频器,本人认为代码比较简练,容易移植
26 2019-07-10 -
半整数分频器
采用硬件描述语言设计的 2.5 倍分频器,同时保证占空比 50%
20 2019-06-21 -
eda课程分频器实验
eda课程分频器实验程序,VHDL代码编写,偶数分频和奇数分频
33 2019-04-07 -
1奇数分频器
奇数分频器,计数器位宽设置为6位,最高可设置63分频。通过更改计数器位宽和分频系数可以达到设计所需的频率
24 2019-08-17
用户评论