一个verilog代码,里面有详细的说明