异步一百进制加法计数器(两片74160构成).zip

2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设计电路产生周期1秒的TTL电平的方波作为电路的驱动时钟,用2片CD4511设计实现显示部分,用“八位

用集成计数器构成任意进制计数器 摘　要：通过对计数原理的分析，系统地讨论了用已有的集成计数器产品构成任意N进制计数器的方法。 关键词：计数器；清零；置数；串行进位；并行进位

本电路实现了异步十四进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).

4进制加法计数器VHDL实验4进制加法计数器4进制加法计数器

74160同步十进制计数器灵活应用74160741607416074160741607416074160741607416074160741607416074160741607416074160741

用2个74160做成的60进制计数器，用的是QuartusII

vhdl实验二（异步触发十进制加法计数器），有源程序，仿真图，eda2000连接图。

单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱

用VHDL语言编写的十进制同步使能，异步复位的加法计数器……

60进制加计数VHDLQuartusII仿真可自由更改进制