用 Verilog 和 VHDL 编写的 uart 通信代码(可综合)
拿verilog和vhdl编写的串口通信代码(可综合)
(withvhdlandverilogpreparedbytheserialcommunicationcode(canbesynthesized))
用户评论
推荐下载
-
UART源码verilog
用verilog语言编写的异步串行通信接口的控制程序,用来控制422设备。
24 2019-03-17 -
Verilog程序UART
VVerilog程序--UART,VerilogFPGAUART
19 2019-05-15 -
uart源码Verilog
使用verilog实现uart功能,可在FPGA或CPLD中实现UART模块,实现串口通信。
38 2018-12-09 -
uart源码verilog
支持uart协议RS232/422/485;verilog语言设计;支持任意比特率;滤除毛刺,时钟误差兼容理论值2.7%
20 2019-10-05 -
用Verilog语言编写ALU
参数有:AluOp,OperandA,OperandB,Zero,Overflow,Less,Result有二级译码
36 2019-09-18 -
EDA PLD中的用Verilog HDL进行可综合RTL设计概述
1 前言 由于Verilog HDL硬件描述语言语法灵活、易懂,非常接近c语言的风格,所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现,才使得大规模、超大规模、特大规模
12 2020-11-06 -
可综合的verilog语法剑桥大学
很好的一本书,拿来与大家分享。是一本设计思想的书。只得下载利用。
28 2019-06-01 -
基于FPGA的UART通信实例代码可与单片机通信
用verilog语言写的uart通信。经过测试仿真无错误,fpga与单片机参考历程以及ip核
19 2019-06-05 -
vhdl和verilog的小波实现
这是vhdl和verilog的小波实现经过了验证了的代码
36 2019-07-19 -
verilog和vhdl的运算子
介绍verilog和vhdl的运算子的基本构成和它们的使用方法
27 2019-01-06
暂无评论