数字逻辑实验,模5七段译码器显示计数,实现预置,D触发器,可在时钟脉冲来一个上升沿的时候,实现计数加一,并使用七段数字译码器显示