AlteraFPGA实现UART功能VERILOG代码,供大家学习使用。 RX收到的自动转TX发出，需要的可以自行修改收发功能。