暂无评论
xilinxIP资料：datamover内核资料，该资料基于axi总线，可以用于xilinxzynq7000系列数据传输
AXI总线 一.AXI总线通道 (1)读地址通道,包含ARVALID, ARADDR, ARREADY信号;主机->从机 (2)写地址通道,包含AWVALID,AWADDR, AWREADY信号
1、AXI简介:AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Arch
AXI4_specification，英文标准
AXI-lite总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
AXI-stream总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
不需要绑定MAC地址，最高权限SourceIP，永久有效，Vivado2999之前版本都能使用。
本文件使用ZCU102开发板，基于vivado开发，使用axidma实现PL和Ps之间的通信。其中添加了FIFO，保证数据不丢失。
AXI-LITE回环工程,可实现数据从PS端写入经过PL端的axi-lite回到PS端,再通过串口将相应的值打印出来。工程版本vivado 2018.2
axi的官方datasheet，全英文的比外面那些机器翻译的比较好看一点
暂无评论