WAT测试引起的晶圆低良率问题研究,周波,黄其煜,在55纳米采用后段铜互连制程工艺晶圆的量产过程中,部分产品在内层金属互连层进行晶圆可接受度测试会导致芯片测试时出现特定图形�