暂无评论
锁相环技术原理锁相环（PLL）系统，鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）
COSTAS环是一种闭环自适应系统,用于提取相干载波。本文主要介绍了一种用于载波同步的高阶COSTAS环路,用于完成MPSK的相干解调中的载波同步。本文提出了一种便于软件实现的COSTAS环路的简化结
基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字系统设计，以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、
目前,数字锁相环广泛应用于通信、航天等领域。针对具体的应用,数字锁相环可以用于载波跟踪,相位提取等。本设计就是以载波回复环为依托进行的数字锁相环设计。
常用的锁相环电路.pdf
锁相环 (Phase-locked Loop, PLL)是一种能够将输出信号锁定在输入信号或参考信号的频率或相位上的电路。在PLL的锁定状态下,输出与输入信号的相差是一个常量,或者为零。当输入信号发生
锁相环很有益的资料，有一定的帮助，希望各位喜欢锁相环设计的下来参考一下！
有关PLL介绍,以及使用ADS仿真过程与结论等,适合新手
matlab仿真程序，对于设计锁相环很有帮助
FPGA实现的锁相环程序利用原理图和VHDL等实现锁相环技术
暂无评论