xilinx公司出品，介绍了8b_10b解码器的设计以及与其旗下FPGA的相关说明，不错的文档！
8B10B源代码，高级资源，ISE14.7亲试可用。
8B10B编解码FPGA程序
本设计是采用EDA技术设计的一种8B/10B编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编
完整的8B/10B编解码器设计。包括Verilog代码和VHDL代码。其中VHDL代码部分还有完整的TestBench。该设计基于组合逻辑，如果需要用到时序电路中，自己稍做修改即可。同时压缩包中还包含
采用vhdl语言编写的8B10B编码，用于高速通信中数据的直流平衡和检错
A DC-Balanced, Partitioned-Block, 8B/ 1 OB Transmission Code
本篇文章是关于8B10B编码的原理，简介，以及解码的方法，过程，原理等等描述；
8b/10b编码是把并行8 位数据字节转换成传输使用的10位码。8B /10B编码保证了1和0的相对平衡组合,而与数据值无关,
在高速的串行数据传输中,传送的数据被编码成自同步的数据流,就是将数据和时钟组合成单一的信号进行传送,使得接收方能容易准确地将数据和时钟分离,而且要达到令人满意的误码率,其关键技术在于串行传输中数据的编
用户评论