verlog语言五级MIPS流水CPU
五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和寄存器会写(WB)五级,对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期,每个时钟周期的上升沿来临时,此指令所代表的一系列数据和控制信息将转移到下一级处理。
文件列表
verlog语言五级MIPS流水CPU
(预估有个297文件)
_vmake
26B
_info
5KB
Top.(8).cnf.cdb
7KB
Top.rtlv_sg.cdb
69KB
Top.vpr.ammdb
252B
Top.(16).cnf.cdb
5KB
Top.(0).cnf.cdb
13KB
Top.cmp.bpm
502B
Top.cmp.cdb
3KB
Top.(12).cnf.cdb
5KB
暂无评论