本文探讨了FPGA技术在数字频率计中的应用，介绍了一项基于FPGA的高精度频率计的论文毕业设计范文。在这篇论文中，作者详细研究了数字频率计的设计原理和实现方法，特别强调了FPGA在提高频率计精度方面的
一. 设计题目 数字频率计 二．设计任务 1． 测量频率范围：0—9999HZ和1—100kHz 2． 测量信号：方波峰峰值为3—5V 3． 闸门时间：10ms、0.1ms、和10s
毕业论文 数字频率计的设计
只需会简单的模电数点知识就可以看懂的,理论充足,设计思路清晰的课程设计报告
KT6数字频率计电路相关知识。。。。。。。。。。。。。。。。。
数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
在许多情况下,要对信号的频率进行测量,利用示波器可以粗略测量被测信号的频率,精确测量则要用到数字频率计
(1) 对于频率测试功能,测频范围为0.1 Hz~70 MHz;对于测频精度,测频全域相对误差恒为百万分之一。 (2) 对于周期测试功能,信号测试范围与精度要求与测频功能相同。 (3) 对于脉宽测试功
该频率计测频范围分10Hz-50MHz、50MHz -2.4GHz两档,输入灵敏度30mV,由于对晶振电路采用了简易的恒温措施,故频率稳定度可达10-6,现介绍制作方法。
用户评论