基于FPGA的连通域的源代码,语言为VHDL