verilog实现（2，1，9）viterbi译码，包含全部模块及Testbench。修改部分代码，以通过Modelsim验证成功产生相应编码及译码波形。