暂无评论
本报告介绍了一种以大规模可编程逻辑芯片为设计载体,由顶到底分层设计,多功能数字频率计的设计方法。该频率计采用VHDL语言程序与原理图相结合的方法,极大地减少了硬件资源占用。该数字频率计测量范围为0到9
本文介绍一种以FPGA为核心,基于硬件描述语言VHDL的数字频率计设计与实现。
数字频率计的protues仿真电路,完全由数字电路设计组合而成。
数字频率计开题报告
multisim简易数字频率计 含有Multisim线路图
内含有Proteus仿真以及源程序,是数字频率计
Simple digital frequency meter course
本科毕业设计用的非常简洁实用的代码,VHDL实现
(1)频率测量范围10Hz~1MHz(2)量程自动转换,量程分为10KHz(1s)、100KHz(0.1s)、1MHz(10ms)三档。转换规则如下:当读数大于9999时,频率计处于超量程状态,下一次
利用proteus的按键及timer实现各种频率的产生,可以作为pwm调控的前期练习
暂无评论