暂无评论
基于Xilinx FPGA的DDR3控制器读写程序，此程序已经用于实际的项目中，读写控制很稳定。上传的是一个实际的DDR3工程，开发环境为Vivado 2017.4
经典的SDRAM与DDR 布线的技巧。 对于嵌入式系统的设计人员来说，是一份好材料
DDRSDRAM硬件设计要点,对设计DDRSDRAM的工程师有帮助
作为电子与通信工程及其相关的资料。对于那些从事软硬件开发、集成电路设计、系统设计的工程技术人员来说也是一本很好的文章。 它主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时,考虑信号完整性
Altera公司宣布,Stratix:registered: III FPGA的DDR3存储器接口速率超过1067 Mbps,存储器性能比竞争FPGA解决方案高出33%。更宽的存储器带宽支持新的通信、
DDR3的sodimm接口规范，欢迎下载！
DDR2 SDRAM控制器的设计及FPGA验证
机载视频图形显示系统主要实现2D图形的绘制,构成各种飞行参数画面,同时叠加实时的外景视频。由于FPGA具有强大逻辑资源、丰富IP核等优点,基于FPGA的嵌入式系统架构是机载视频图形显示系统理想的架构选
绍了DDR3自带仿真测试的初步学习的过程
ddr3的读写程序,通过仿真测试和硬件平台测试,用的是vivado和modelsim,测试通过!用xilinx的ip核,用户接口模块是自己写的!
暂无评论