本文重点对其中的UTMI接口、协议层PL、存储器接口和仲裁器3个模块进行了细分,做了较深入的分析,得到了相应的结构原理图,并使用VerilogHDL硬件描述语言完成了各子模块的功能描述,同时做了相应的仿真工作。最后,用FPGA器件进行了验证和测试。并取得满意的测试结果。