双路相位保持分频器IC设计
双路相位保持分频器的Verilog实现,输入两路90度相位差的信号,2/4/8分频输出,输出信号相位差仍保持不变。
用户评论
推荐下载
-
EDA60进制分频器
建议quartus 9.1版本使用,频率分频器,60进制,包含进位信号
33 2019-04-17 -
基于VHDL的数控分频器
基于VHDL的数控分频器,可自主改变代码中的分频系数
30 2019-07-15 -
verilog语言奇数分频器
N倍奇数分频器的verilog程序,详细讲解原理。
31 2019-07-18 -
eda_分频器的程序
自己改改里边两个数据,就可以做出任意分频的实体了
25 2019-07-05 -
verilog HDL奇数分频器
用FPGA实现占空比为50%的方波的奇数分频,语言为verlogHDL,已仿真验证OK
18 2019-07-10 -
基于verilog的时钟分频器
基于verilog的任意时钟分频器,包括ucf管脚约束文件和时钟约束文件,只需要在FPGA上输入分频系数,就可以在示波器上获得相应分频后的波形
31 2019-05-31 -
Verilog搭建奇偶任意分频器
支持任意正整数分频,该算法为平均分频,奇偶分频占空比均为50%
27 2019-06-05 -
分频器硬件描述语言
VHDL 是一种标准描述语言,基于VHDL的分频器硬件描述
28 2018-12-18 -
ADAU14011701电子分频器
ADAU1401/1701做的电子二分频例程,包括电子分频高低通,均衡./相位设置等等
18 2020-01-12 -
N整数分频器verilog
从电子发烧友论坛转发过来的,经过仿真验证过没有问题,作者考虑到奇数偶数以及资源使用情况整合出来的通用模块,个人推荐试用
5 2021-04-26
暂无评论