Verilog.zip

verilog手册，对于大学本科生想要学习verilog语言，可以有所帮助。

veryimportantcoding

FPGAverilogDDS模块一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加

利用verilog开发的spi程序，仅供参考，如有问题，可以与我联系讨论

Verilog分频语法任意分频的语法简化语句

Verilog syntax

UltraEdit中添加此段代码后可以对Verilog语言的代码进行高亮显示，对于编程十分方便。

Lighting Verilog

FPGA中IDDR的使用方法，用verilog语言编写原语在某些情况下，输入数据必须同步到一个时钟域里，通常C0同步。但是在频率比较高的情况下，这种同步相对比较困难，因为有效时间仅为时钟周期的一半（5

翻开这本笔记的读者，估计你们都受够了参考书的“权威”，即使把厚厚的参考书都啃完了，发觉自己对VerilogHDL语言的理解还是“迷迷糊糊”。呵呵，笔者也是过来人，笔者当然清楚这样的心情，那种感觉真的是