实现正常计数,整点报时,译码显示功能。能够清零,快速校时校分。
南京理工大学电工电子综合实验,数字计时器设计实验报告
本论文主要讨论了基于51单片机的数字钟设计。通过对数字钟的功能需求进行分析,结合51单片机的特点,设计了一种高效可靠的数字钟系统。论文详细介绍了数字钟系统的硬件设计和软件设计,包括时钟电路、显示模块、
利用QuartusII与FPGA,制作数字钟。数字钟由分频模块,计数模块、显示模块、报时模块等几部分构成,数字钟的时、分、秒由一个24进制计数器(00-23),两个60进制计数器(00-59)级联构成
基于ewb版的简易数字钟设计,基本数字钟,闹钟,整点报时,秒表,校准,星期,功能切换
数字电子钟由基准频率源、分频器、计数器、译码显示驱动器、数字显示器和校准电路等六部分组成
数电课程设计 数字钟 ewb仿真 数电课程设计 EWB仿真 除正常显示电子表外,还有有闹钟,整点报时等功能
VHDL编程--数字钟 很好很实用的 对于初学者是个很好的例子
自己写的一个数字钟的代码 quartusⅡ 分模块写 有计时功能 闹钟功能 秒表功能等
本设计主要利用verilog语言在EDA平台上设计一个电子数字钟,它的计时为24小时小时制,显示满刻度为23时59分59秒,另外还具有校时功能。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包
