数字钟设计（ewb）

Design digital clock with VHDL

基于quartus的数字钟设计，方便我们了解如何使用quartus

这是我的初级课程设计。花了很长时间才绝对物有所值。我主要用的是 74 ls164ls00 和 555 定时器。

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个

(1)要求对时、分、秒进行计时和显示，具有12h和24h两种计时制。(2)具有手动校时功能，能对分、秒进行调整。(3)具有整点报时功能，仿中央人民广播电台报时信号，从59min50s起，每隔1s发出1

本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在Maxp

hao a ...不错。。调试过。。eda课程设计

这个数字钟有定时，校准，模拟钟摆和报时功能，程序经过实验验证

针对于fpga的数字钟设计，vhdl源码，课程设计必备

基于VHDL语言的数字中的设计 功能有：数字钟 整点报时 闹钟 校时