基于VHDL语言的IP核验证

VHDL(Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language)是IEEE工业标准硬件描述语言,是随着可编程逻辑器件(PLD)

本设计基于vhdl语言并且结合dds来设计的正弦波发生器，最小频率为500hz最大为200khz并且能将频率显示在数码管上。

基于VHDL的RISC设计在现代电路设计中，经常需要嵌入特定功能的CPU。在FPGA中实现这样的CPU，具有高速、灵活等优点。RISC是最通用的处理器结构，PowerPCTM、ARMTM和MIPSTM

用VHDL语言实现的控制DS18B20构成测温仪表的程序(包含了全部代码,程序结构简单

这个设计很不错 与大家分享一下 硬件描述语言VHDL的数字时钟设计

基于VHDL语言的四位密码基于VHDL语言的四位密码锁

可以实现时间显示、设置时间、设置闹铃、秒表和闹铃功能。经过ISE验证

一种使用公用电话网进行远程拨号预警的系统。通过Altera公司的EPM7128SLC84—15可编程逻辑器件作控制核心,实现对远程系统的拨号预警功能。

采用VHDL语言设计的FPGA电梯控制系统，含功能仿真，提供设计说明文档。

基于VHDL语言，用Top_Down的思想进行设计的 具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。