使用verilog HDL语言实现串口通信,接收部分添加防干扰算法。 操作平台vivado2017.4,FPGA芯片K732T。 如有错误请私信,虚心求教,谢谢。