Ta上传的资源 (0)

使用verilog HDL语言实现串口通信,接收部分添加防干扰算法。 操作平台vivado2017.4,FPGA芯片K732T。 如有错误请私信,虚心求教,谢谢。
PHP 9

本word是在sata3.0协议下，通过对sata工程的Verilog代码调试得到的结论，探究了一些信号的含义，以及在DMA和PIO模式下的结果，调试可能不全面，望见谅。 由于本人水平有限，如果有不正确的，欢迎指正， 我将虚心求教。

ddr3_fifo.zip 把DDR3封装成FIFO进行读写。 代码采用单通道读写进行仿真测试 设计文档有双通道读写设计。

winhex是一个专门用来对付各种日常紧急情况的工具。它可以用来检查和修复各种文件、恢复删除文件、硬盘损坏造成的数据丢失等。同时它还可以让你看到其他程序隐藏起来的文件和数据。总体来说是一款非常不错的16进制编辑器。得到ZDNetSoftwareLibrary五星级最高评价，拥有强大的系统效用。

DDR读写测试 DDR3使用型号MT41K256M16-32Meg*16*8banks 硬件平台：xilnxK7325 软件操作：vivado2017.4 因代码程序大，上传不了，如有需要可联系我

srio是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS18372标准。SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口。 fpga关于srio使用