关于VLSI设计流程的物理设计阶段,标准单元放置算法一直处于学术研究的最前沿。 标准单元放置过程的倒数第二个步骤是合法化。 在此步骤中,直接确定设计的可制造性,并间接定义解决方案的质量,包括线长,拥塞,时序和功耗。 由于有关处理的繁重工作是由全球布局商执行的,因此快速的合法化解决方案在最新的设计流程中得到了体现。 在本文中,我们提出并评估了一种合法化方案,该方案的执行速度超过了两个使用最广泛的合法化器,不仅在互连线长方面破坏了最终解决方案的质量,而且在过程中对其进行了改进。