FPGA 10进制计数vhdl语言程序
FPGA -10进制计数vhdl语言程序,可用原理图法拓展为n位,已通过q2综合,可直接使用,基于cylcone
用户评论
推荐下载
-
FPGA的数字时钟设计VHDL语言编写
时钟功能：完成分／时的正确计数并显示，由于数码管数目的限制，用发光二极管提示秒；闹钟定时：可设置一组闹钟，并可在需要时将其关闭，利用二极管的发光代替扬声器的发声；时钟校时：可以分别对分／时钟进行调整；
34 2019-07-26 -
基于vhdl硬件语言的FPGA_SRAM
完成基于FPGA的片外sram的读写功能 代码简洁适合初学者学习使用
31 2019-01-02 -
利用VHDL语言进行FPGA设计的方法
利用VHDL语言进行FPGA设计的方法、电子技术,开发板制作交流
10 2021-02-25 -
VHDL任意进制计数器含清零端使能端
用VHDL 语言编写的任意进制计数器，默认是十进制，将其中的九改成其他的数就会变成任意进制
97 2018-12-09 -
24进制计数器数码管显示用VHDl编写.zip
24进制计数器数码管显示用VHDl编写
23 2019-09-02 -
FPGA和ARM实现步进电机控制程序VHDL语言
FPGA与ARM进行EPI接口通信，实现16路步进电机控制和12路DC马达控制，还有LVDS接收和编码器输入等.
16 2019-10-05 -
VHDL实例VHDL语言的实例源程序
VHDL语言的实例源程序，希望对广大使用VHDL的朋友有帮助
40 2019-01-08 -
C语言2进制8进制10进制16进制的相互转换
经典的c语言的代码程序——进制间的转换，用vc++6.0写的各种进制之间的转换。
45 2019-05-19 -
VHDL两个4位二进制计数器构成一个六十进制计数器
VHDL两个4位二进制计数器构成一个六十进制计数器，使用VHDL语言
41 2019-05-31 -
易语言10进制转16进制转换器
进制转换器10进制转换成16进制，喜欢写外挂的朋友可以研究一下，仅供参考，请勿用于破坏游戏平衡，谢谢
21 2020-07-18
暂无评论